讲座名称：原子层沉积高性能氧化物半导体薄膜与器件

讲座人：司梦维 副教授

讲座时间：9月29日9:30

讲座地点：北校区东大楼221会议室

讲座人介绍：

司梦维，上海交通大学电子信息与电气工程集团电子工程系副教授，国家级青年人才计划获得者。2012年毕业于上海交通大学获电子科学与技术专业学士学位。2018年获普渡大学电子与计算机工程专业博士学位。2018年开始在普渡大学从事博士后研究。2021年加入上海交通大学电子工程系，现任长聘教轨副教授，博士生导师。主要研究方向包括集成电路工艺、半导体材料与器件、铁电材料与铁电器件、氧化物半导体、纳米电子器件、原子层沉积等。在国际主流期刊会议发表论文100余篇，其中ESI高被引论文4篇，谷歌学术近五年引用超过2500次。以第一作者在Nature Nanotechnology与Nature Electronics发表文章各1篇。在半导体器件领域顶级会议IEDM发表论文12篇、VLSI发表论文7篇。成果被知名媒体Science Daily等评论报道20余次。在国际会议做特邀报告与口头报告20余次。

讲座内容：

在过去的50年里，微电子集成电路技术依据摩尔定律以晶体管密度每两年翻一番的速度高速发展。微电子技术给电子计算机的运算能力带来了巨大的变化。然而，当前集成电路产业面临着器件尺寸接近物理极限以及运算能力受限于数据传输等瓶颈。本次报告将讨论如何利用原子层沉积(ALD)技术实现高性能氧化物半导体薄膜与晶体管，目标是面向3纳米及以下技术节点的晶体管器件以及应用于单片三维集成的后端工艺兼容的晶体管器件。我们利用ALD技术实现了高性能氧化铟晶体管，在多个技术指标取得突破，实现了225 ℃的低热预算、超过2 A/mm的最大驱动电流、迁移率 > 100 cm2/V⋅s、高开关比、0.7 nm尺度的超薄薄膜、40 nm短沟道器件、晶圆规模的高均匀性与均一性、后端工艺兼容性等技术优势，晶体管器件性能在1-3 nm的厚度超过硅、二维半导体等任何已知半导体材料，在逻辑集成电路、三维存储器、单片三维集成电路等方面有着潜在的应用前景。

主办单位：微电子集团